電源適配器表面積層技術(shù)

  綜觀電源適配器產(chǎn)品設(shè)計和生產(chǎn)的發(fā)展歷程,如果我們將電源適配器的發(fā)展同PCB基板的發(fā)展作一些比較,就會明顯地發(fā)現(xiàn),器件集成度的增加速度已遠遠大于PCB基板的發(fā)展速度?為了使得PCB基板趕上器件集成度的發(fā)展速度,就必須提高PCB基板的密度,這可以通過降低在此基板上的設(shè)計規(guī)則和結(jié)構(gòu)來實現(xiàn),然而這樣做有其物理實現(xiàn)上的制約?一個嶄新的解決方案就是命名為“表面積層”法的多層PCB技術(shù)?由這一新技術(shù)所帶來的功能,可以極大地降低PCB的尺寸和重量,減少層數(shù),提高電磁兼容性,增加電源適配器產(chǎn)品特色,降低成本,同時也會使得設(shè)計工作更加簡便快捷?角到目前為止,只有MCM技術(shù)能使得體積?重量?性能得以大大的改進?但是,MCM技術(shù)的應(yīng)用代價太高,只適用于一些高端電源適配器產(chǎn)品?工作站?軍用電源適配器和通信等領(lǐng)域?然而“表面積層”技術(shù)恰恰能夠為這種需求提供切實可行的解決方案?顧名思義,“表面積層”是設(shè)計和制造上的一種方法?它通過在低成本的FR4工藝PCB上增加薄絕緣層和用于貫穿這些層的小過孔的組合來實現(xiàn)?采用這種表面積層技術(shù),一個2層或4層的常規(guī)PCB板采用FR4工藝可以當成一個核心,用于構(gòu)筑絕緣層,薄的絕緣層和導電層附著在核心層上,這些薄層間用微型孔來聯(lián)接?由此可見,薄的絕緣層和微孔技術(shù)是實現(xiàn)表面積層技術(shù)的關(guān)鍵?相比于FR4工藝的0.025英寸焊盤直徑,新技術(shù)的盤徑可達到0.012英寸,而連線寬度可以是0.002英寸?

  (1)降低電磁輻射的要求

  有許多必然的因素使我們必須采用表面積層技術(shù),其中最主要的是降低電磁輻射和電磁干擾?射頻干擾產(chǎn)生于被高頻電壓干擾的傳輸信號或射頻信號?通常射頻干擾來自于電源適配器設(shè)備或儀器,由于電流或電壓的突變,這些設(shè)備產(chǎn)生具有副作用的射頻二次諧波,而且設(shè)備本身

   首先,薄絕緣組合層技術(shù)允許小體積?采用表面積層技術(shù)設(shè)計制作的PCB,單位面積上也產(chǎn)生高頻能量,尤其是射頻信號的走線密度會增加近一倍,因而可降低PCB的體積?PCB面積的縮小對走線的拓撲結(jié)構(gòu)有

  巨大的影響,這意味著縮小電流回路,縮小分支走線長度,而電磁輻射近似正比于電流回路的面積;同時小體積特征意味著高密度引腳封裝器件可以被使用,這又使得連線長度下降,從而使電流回路減小,提高電磁兼容特性?其次,由于這種改進所帶來的走線拓撲的下降還會減少走線的感抗與容抗?這會減少功耗,改善高頻性能?

  由表面積層技術(shù)所帶來的小體積特征允許采用現(xiàn)今最新的微型IC封裝技術(shù),這類

(2)高密集的設(shè)計趨勢

封裝的引腳數(shù)大增,引腳間距可以很精細,如BGA封裝等?采用這些高度集成封裝的器件進行設(shè)計可以大大地提高信號一致性,減少寄生參數(shù),從而大大地抑制電磁干擾和射頻干擾

(3)微型孔技術(shù)

通孔焊盤?過孔是PCB上連接層與層間信號的基本要素?在傳統(tǒng)PCB設(shè)計和加工中,這些穿導孔會帶來許多問題?首先它們占據(jù)大量的有用(走線)空間,其次大量的穿導孔密集處也對多層PCB內(nèi)層走線造成巨大障礙,這些穿導孔占去走線所需的空間,在物理實現(xiàn)上又使鉆孔成本上升(通常鉆孔的費用占PCB制板費用的30%~40%)?它們密集地穿過電源與地線層的表面,還會破壞電源地線層的阻抗特性,使電源地線層失效?常規(guī)的機械法鉆孔將是采用微孔技術(shù)工作量的20倍

  在過去的幾年間,雖然焊盤?過孔的尺寸已逐漸減小下來,但如果板層厚度不按比例下降,將會導致通孔的縱橫比增大,穿導孔的縱橫比增大會降低可靠性?采用表面積層技術(shù),非貫穿的小盲孔和小埋孔成為可能?這些非貫穿孔的孔徑可達0.3mm(直徑),所帶來的寄生參數(shù)是原先常規(guī)孔的1/10左右,為了加工這些過孔,各種先進的技術(shù)已設(shè)計出來,如激光打孔技術(shù)?等離子干腐蝕技術(shù)等?由于無需機械鉆孔,所以成本極低,且一致性非常好

(4)表面積層技術(shù)應(yīng)用于高密度高速PCB的優(yōu)點

  由于采用微孔技術(shù),使得PCB上大的過孔會很少,因而可以為走線提供更多的空間(采用微孔技術(shù)可以提高4~8倍的PCB布線密度)?布線不是穿導所有的層意味著更多的空間被節(jié)省下來,這樣就會更容易使PCB實現(xiàn)100%布通?而剩余空間可以用作大面積屏蔽用途以改進EMI/RFI性能?對只有少數(shù)走線的PCB外層進行大面積的接地屏蔽是相當有用的?除了表面積層技術(shù),這些特點是其他工藝根本無法實現(xiàn)的?同時更多的剩余空間還可以使得我們可以在內(nèi)層對器件和關(guān)鍵網(wǎng)線進行部分屏蔽,以取得最佳電氣性能

  此外,采用這種微孔技術(shù)的非穿導過孔,可以更方便地進行器件引腳進出,因而不存在引腳無法進出的問題?這就使得高密度引腳器件,(如BGA封裝器件)很容易地實現(xiàn)(走線)連接,縮短連線長度,滿足高速電路時序要求?

  利用表面積層技術(shù)中薄絕緣介質(zhì),可以將離散去耦電容做在PCB板內(nèi)電容層上,這又會增加PCB的剩余空間,從而抑止EMI/RFI

  (5)層內(nèi)埋器件技術(shù)

  為進一步降低由于器件密度增加和引腳數(shù)增加所帶來的問題,采用表面積層技術(shù)允許部分離散電阻直接做到PCB內(nèi)層上面,在進行電原理圖設(shè)計時就可以通過規(guī)則和屬性來設(shè)定一些電阻到指定的PCB層上,CAD系統(tǒng)在布局布線時會自動地定位和生成所需的電阻,這種電阻稱為層內(nèi)埋器件?采用這種技術(shù)可以節(jié)省大量的PCB表面的空間,而這些空間可以用于走線和更密的器件布局?

  (6)測試問題

  增加的布線空間可以允許我們實現(xiàn)邊界掃描測試,這可以極大地降低測試成本?采用表面積層技術(shù)所節(jié)省的空間可以用于插入測試點,可以很容易地利用微孔所允許的小孔徑技術(shù)實現(xiàn)測試點表面積層技術(shù)解決了PCB設(shè)計和制造中器件密度增大?連接密度增加和時鐘頻率大幅度提高所帶來的諸多技術(shù)難題?它為應(yīng)對下一代電源適配器系統(tǒng)設(shè)計所面臨的挑戰(zhàn),如降低成本?增加密度?提高性能?改進用戶應(yīng)用界面?提高電磁兼容性等提供最佳的解決方案,必將成為新一代PCB設(shè)計與制造的核心技術(shù)